低延迟智能控制系统
将智能算法带入确定性的板端实时控制路径
覆盖训练、构建、验证、发布、部署、实验与遥测，聚焦微秒级稳定闭环。
实际时延取决于模型规模、数值精度、I/O 链路、目标板卡、时钟和部署配置，以对应技术报告为准。
确定性实时数据面
把硬实时闭环留在板端
传感器
采集现场信号
observation
构建模型观测
FPGA 模型推理
执行确定性计算
动作安全处理
约束与保护
DAC / 执行器
输出控制动作
HTTP、数据库、训练服务器、远程网络、Web 管理界面和上位机调度不进入逐步硬实时闭环。
六层系统架构
01 训练与优化
仿真、数据与策略探索
02 构建与发布
验证、签名与制品边界
03 客户端与 Host
工作流和设备编排
04 板卡 PS
管理、状态与恢复
05 板卡 PL
硬实时推理数据面
06 现场接口
传感器与执行器适配
实时数据面与管理控制面
板端实时数据面
传感器采集、观测构建、FPGA 模型推理、动作安全处理和 DAC / 执行器输出。
原则：每一步都处于确定性板端路径。
训练与管理控制面
客户端、训练服务、编译服务、Host 编排、设备管理、数据库、Web 界面与远程网络。
原则：管理生命周期，但不进入逐步硬实时闭环。
模型与实验生命周期
训练
构建
验证
发布
部署
实验
遥测
再训练
三类更新采用不同风险边界
| 更新对象 | 典型内容 | 验证重点 | 回退策略 |
|---|---|---|---|
| 参数 | 阈值、标定与受控配置 | 范围、版本和运行状态 | 恢复上一组已批准参数 |
| FPGA 模型 | 模型制品与硬件构建结果 | 签名、兼容性、接口和时序条件 | 切回上一已验证制品 |
| 系统镜像 | 板端软件和系统组件 | 完整性、启动、服务和恢复路径 | 使用受控镜像槽或恢复流程 |
平台路线
| 平台 | 官网口径 | 工程重点 |
|---|---|---|
| Zynq UltraScale+ MPSoC | 当前工程基线 | 围绕 PS 管理面与 PL 实时数据面建立部署和适配路径 |
| Versal | 明确的架构演进方向 | 面向后续计算架构与系统能力演进，不暗示已完成实板量产验证 |
可审计的工程证据
不把单点测试等同于端到端结果
软件与工作流
记录版本、配置、数据、日志、指标和制品，验证任务可运行且结果可复现。
模型与硬件
固定模型、精度、板卡、时钟和工具版本，分别报告模型推理与接口链路。
端到端实验
在明确 I/O、样本、持续时间和环境条件后，再形成闭环性能与稳定性结论。
常见问题
是否提供标准化公开价格？
不同项目的仿真环境、计算资源、设备接口和验证范围差异较大，我们通过方案评估明确边界和交付方式。
能否部署在客户自己的环境中？
产品形态面向私有化部署，可根据安全、算力、网络和设备条件评估具体方案。
如何理解“微秒级闭环”？
这是系统的设计目标与聚焦方向。实际时延取决于模型规模、数值精度、I/O 链路、目标板卡、时钟和部署配置，以对应技术报告为准。